キオクシアの332層QLC NAND、ビット密度37 Gb/mm²超でサムスンの400層超製品を上回る

キオクシアとSanDiskは、QLC技術を採用した332層の第10世代3次元フラッシュメモリ技術を発表した。ビット密度は37 Gb/mm²を超え、両社によると、2026年8月4日時点で業界最高水準だという。Tom's Hardwareが示した比較では、400層を超えるSamsungの競合技術の約28 Gb/mm²を、約38%上回る。

両社によると、332層構造と設計の最適化により、第8世代の3次元フラッシュメモリと比べてビット密度を最大60%向上させた。また、QLC方式の3次元フラッシュメモリとして業界で初めて4.8 Gb/sのNANDインターフェース速度を実現したとしている。一方、量産開始時期、ダイ容量、正式な耐久性仕様は明らかにされていない。

■ビット密度が示すもの、層数だけでは比較できない理由

キオクシアとSanDiskは米国時間8月4日、サンタクララで開催されたFuture of Memory and Storage（FMS）カンファレンスにおいて、QLC技術を採用した第10世代3次元フラッシュメモリ技術を発表した。本記事では以下、この技術をBiCS10 QLCと表記する。

BiCS10 QLCは332層構造でありながら、400層を超えるSamsungの競合技術よりも高いビット密度を実現した。単純な層数と、実際の面積あたりの記憶容量は同じではない。その差は、AI向けストレージ市場における容量、設置効率、ビットあたりのコストを左右する要素になる。

BiCS10 QLCのビット密度は37 Gb/mm²を超える。キオクシアとSanDiskは、2026年8月4日時点で業界最高水準としている。これは両社の調査に基づく評価である。

一方、Tom's Hardwareが示した比較では、Samsungの400層超のBV-NANDは約28 Gb/mm²とされている。層数はSamsungの技術の方が多いが、面積あたりの記憶容量ではBiCS10 QLCが上回る。

ビット密度はGb/mm²、すなわち1平方ミリメートルあたりのギガビット数で表され、一定のシリコン面積にNANDチップがどれだけのデータを保存できるかを示す。この数値は、垂直方向に積み重ねる層数、メモリセルを横方向にどれだけ密に配置するかを示すセルピッチ、各セルが保持するビット数など、複数の要素によって決まる。

層数が少ないチップでも、セルを横方向に高密度で配置し、セルあたりにより多くの情報を記録できれば、層数が多いチップをビット密度で上回る可能性がある。今回の比較は、その具体例となる。

NAND業界は長年、技術的な進歩を示す分かりやすい指標として層数を用いてきた。単一の数値で比較しやすいうえ、多層化が先端製造における主要な技術課題だからだ。しかし、層数はビット密度を構成する要素の一つにすぎず、記憶密度そのものではない。

Lam Researchのエンジニアは、公開した技術分析の中で「NANDメーカーは垂直方向だけでなく、横方向と論理方向にもスケールできる」と指摘している。BiCS10 QLCは、垂直方向の多層化に加え、回路設計やセルあたりのビット数などを組み合わせて高密度化を進めた技術といえる。

■BiCS10 QLCが37 Gb/mm²超を実現した技術

キオクシアとSanDiskによると、BiCS10 QLCは332層構造と最適化されたフロアプラン設計によって、第8世代の3次元フラッシュメモリと比べてビット密度を最大60%向上させた。その結果、37 Gb/mm²を超えるビット密度を達成したとしている。

QLCエンコーディングも高密度化に寄与する。Quad-Level Cell（QLC）NANDは、Triple-Level Cell（TLC）NANDの3ビットに対し、各メモリセルに4ビットのデータを保存する。各セルを8段階ではなく16段階の異なる電圧状態に設定することで、セルあたり1ビットを追加する仕組みだ。

理論上、セルあたりのビット数はTLCからQLCになることで33%増える。ただし、チップ全体のビット密度の向上率は、周辺回路やセル配置などの影響も受けるため、単純に33%増えるとは限らない。

Tom's Hardwareが示した数値では、同じ332層のBiCS10 TLCが29 Gb/mm²超であるのに対し、BiCS10 QLCは37 Gb/mm²超となっている。これらの数値を比較すると、QLC版のビット密度はTLC版より約27%高い。

横方向の高密度化も重要になる。Tom's Hardwareが紹介した技術分析によると、キオクシアとSanDiskはOn-Pitch Select Gate Drain（OPS）と呼ばれる設計を用いて、NANDトランジスタ列を形成する垂直チャネルホール間の水平方向の間隔を縮小している。

OPSは、電気的にチャネルホールを必要としない位置にある未使用のメモリホールをアレイから取り除くことで、隣接する列をより近くに配置する設計とされる。これにより、積層数を増やすことなく、単位面積あたりのトランジスタ列数を増やせる可能性がある。

OPSはBiCS8で導入され、BiCS9とBiCS10にも引き継がれたとされている。ただし、今回のキオクシアとSanDiskの公式プレスリリースでは、OPSという名称や詳細な仕組みには言及していない。

公式発表で主要技術として挙げられているのが、CMOS directly Bonded to Array（CBA）である。CBAでは、CMOSロジック回路とメモリセルアレイを、それぞれに適した条件で別々のウェーハ上に製造し、その後、2枚のウェーハを高精度に貼り合わせる。

両社は、この構造によって高密度化、高性能化、製造効率の向上が可能になるとしている。ロジック回路とメモリセルアレイを個別に最適化できることが、積層数以外の面でも性能と密度を高める要因になる。

332層構造、最適化されたフロアプラン、QLCによるセルあたり4ビットの記録、CBAによるウェーハの個別製造と接合を組み合わせることで、BiCS10 QLCは400層超の競合技術を上回るビット密度を実現した。

■競合技術とのビット密度比較

Tom's Hardwareは、FMS 2026での発表に際し、以下のビット密度比較を示した。

・BiCS10 QLC（キオクシア／SanDisk）：332層、37 Gb/mm²超、QLC
・BiCS10 TLC（キオクシア／SanDisk）：332層、29 Gb/mm²超、TLC
・Samsung BV-NAND（V10）：400層超、約28 Gb/mm²、TLC
・Micron Gen 9：276層、21.0 Gb/mm²、TLC
・SK Hynix Gen 9：321層、約20 Gb/mm²、TLC
・YMTC Xtacking 3.0：232層、19.8 Gb/mm²、QLC

この比較に基づくと、BiCS10 QLCの37 Gb/mm²超という数値は、SamsungのBV-NANDを約38%、Micron Gen 9を約76%、SK Hynix Gen 9を約87%上回る。

ただし、これらの製品は積層数やセル方式だけでなく、インターフェース速度、性能、耐久性、消費電力、製造コストなどの条件も異なる。ビット密度だけで製品全体の優劣を決められるわけではない。

Samsungの技術はインターフェース速度で優位に立つ一方、BiCS10 QLCはビット密度に強みを持つ。ビット密度が高ければ、一定のシリコン面積やストレージラックの設置スペースに、より多くのデータを収容できる可能性がある。

これは、ハイパースケール事業者の調達部門が重視する、ビットあたりのコストやラックあたりの記憶容量に関係する。ただし、実際のSSDの容量、価格、消費電力、性能は、NANDチップ以外の構成要素や製品設計にも左右される。

■4.8 Gb/sのインターフェースと省電力技術

キオクシアとSanDiskは、BiCS10 QLCでToggle DDR6.0とSeparate Command Address（SCA）プロトコルを採用した。両社によると、これにより、QLC方式の3次元フラッシュメモリとして業界で初めて4.8 Gb/sのNANDインターフェース速度を実現したという。

4.8 Gb/sという数値は、両社の特定のテスト環境で得られたものであり、使用条件によって異なる場合がある。

SCAプロトコルでは、コマンド信号とアドレス信号に、データバスとは別の専用経路を割り当てる。データ転送用の経路を制御信号と分離することで、高速インターフェースの性能を引き出しやすくする。

高速化とともに重要になるのが消費電力である。NANDインターフェースを高速で動作させても、その消費電力が高密度化の利点を打ち消してしまえば、データセンターにおける実用上の効果は限られる。

キオクシアとSanDiskは、Power-Isolated Low-Tapped Termination（PI-LTT）を採用し、I/Oデータ出力転送時の電力効率を向上させたとしている。両社は、この改善がAIやクラウドインフラで課題となる電力消費と冷却負荷に直接対応するものだと説明している。

TechTimesが紹介した技術説明によると、PI-LTTは連続した読み取り処理における電圧変動を抑えることで、エネルギー消費を減らす仕組みとされる。

通常、NANDのワード線は、読み取り処理が終わるたびにグランドまで放電され、次の処理に備えて読み取り電圧まで再び充電される。この放電と充電のサイクルでは、電圧変化と静電容量に応じたエネルギーを消費する。

PI-LTTでは、連続したシーケンシャル読み取りの際に、ワード線を完全には放電せず、中間電圧まで下げた後、次の読み取りに必要な電圧まで戻す。電圧の変動幅を小さくすることで、読み取り信号の品質を維持しながら消費電力を削減するという。

TechTimesが紹介した発表内容では、BiCS8と比較してデータ出力時の電力を34%、データ入力時の電力を10%削減したとされている。ただし、今回確認できたキオクシアとSanDiskの公式プレスリリースには、この削減率は記載されていない。

数万台のSSDを稼働させるハイパースケール事業者にとって、テラバイトあたりの消費電力は直接的なインフラコストになる。実際の製品において同様の省電力効果が得られれば、ストレージの選定における重要な要素になり得る。

■読み取り中心のAI用途とQLCの耐久性

エンタープライズ環境でQLCを使用する際、一般に懸念されるのが書き込み耐久性である。TLCエンタープライズSSDは通常、セルあたり1,500～3,000回のプログラム／消去（P/E）サイクルに対応する。一方、QLCは実装によって異なるものの、セルあたり100～1,000回程度とされる。

この違いが特に問題となるのは、トランザクションデータベース、仮想デスクトップ基盤、継続的なログ記録など、書き込み頻度の高いワークロードである。

これに対し、AI推論では読み取り処理の比重が高い。言語モデルがクエリに応答する際は、モデルの重みを読み込み、関連する保存済みの埋め込み表現やキャッシュされたコンテキストを取得したうえで、出力を生成する。

モデルの重みは一度書き込まれた後、繰り返し読み取られる。これはWrite Once, Read Many（WORM、一度書き込んだデータを繰り返し読み出す）型の利用パターンであり、書き込み頻度が高いワークロードに比べれば、QLCの書き込み耐久性が制約になりにくい。

AIのトレーニングデータセットも、保存したデータを複数のエポックにわたって繰り返し読み取る。そのため、読み取り中心のストレージ層では、QLCの高密度性を生かせる可能性がある。

HPEのエンタープライズストレージ資料などでは、約0.60 DWPD、すなわち1日あたりドライブ全容量の約0.6回分を書き込めるQLC SSDが、読み取り中心の用途を想定した製品として説明されている。ただし、この値はQLC製品全般に一律に適用できるものではなく、BiCS10 QLC固有の仕様でもない。

キオクシアの技術統括責任者である宮島秀史氏は、今回の発表に際し、QLC技術について「急速に増加するデータを効率的に保存することを可能にし、AIシステムの性能向上とスケーラビリティの実現をサポートします」と述べた。

また、「キオクシアは、QLC技術を用いた第10世代フラッシュメモリの製品化に向けて開発を加速させます」としている。

一方、キオクシアとSanDiskは、BiCS10 QLCの正式なP/Eサイクル、DWPD、保証期間などの耐久性仕様を公表していない。このため、同技術を採用した製品がどのワークロードに適するかを最終的に判断するには、製品化後の仕様を確認する必要がある。

■BiCS10 QLCの製造と今後の展開

TechTimesによると、BiCS10世代のデバイスは、東京から北へ約450キロメートル離れた岩手県北上市の製造拠点で生産される。

同拠点は、CBAに必要な高アスペクト比エッチングや、2枚のウェーハを接合する工程に対応するとされている。また、三重県の四日市工場ではBiCS8とBiCS9の生産が継続されているという。

ただし、今回のキオクシアとSanDiskの公式プレスリリースには、BiCS10 QLCの具体的な製造拠点、量産開始時期、生産計画は記載されていない。QLC版がすでに量産段階に入っていると判断できる公式情報も示されていない。

キオクシアとSanDiskは、2026年7月3日に一部のエンタープライズ顧客向けにBiCS10 TLCのサンプル出荷を開始したとされる。一方、QLC技術を採用した第10世代3次元フラッシュメモリ技術は、2026年8月4日にFMS 2026で発表された。

両社は、QLC版の量産スケジュール、ダイ容量、正式な耐久性仕様を明らかにしていない。

Tom's Hardwareは、1 TbのTLCチップのダイ面積と、QLCによるビット密度の向上を比較し、QLC版のダイ容量を約1.33 Tbと推定している。ただし、これはTom's Hardwareによる推定値であり、キオクシアまたはSanDiskが確認した製品仕様ではない。

SanDiskの最高技術責任者であるAlper Ilkbahar氏は、公式発表で次のように述べた。

「QLC技術を用いた第10世代3次元フラッシュメモリは、QLC NANDの性能と効率の限界を押し広げることで、高密度化、高帯域化、エネルギー効率向上を同時に実現しました。そして、大容量フラッシュストレージの新たなパラダイムを確立し、次世代インフラストラクチャーアプリケーションに向けた拡張性の高い基盤を提供します」

これは企業による技術評価であり、実際の製品容量、性能、消費電力、耐久性は、今後発表される製品仕様によって確認する必要がある。

FMSカンファレンスは2026年8月6日まで開催され、SK Hynix、Micron、Nvidiaによる基調講演も予定されている。

■独立企業となったSanDiskにとって初の次世代NAND発表

BiCS10世代の発表は、SanDiskにとって別の意味も持つ。同社は2025年2月21日にWestern Digitalからの分離を完了し、同年2月24日にNasdaqでティッカーシンボル「SNDK」として独立して取引を開始した。

7月のTLC版のサンプル出荷と、FMSで発表されたQLC技術を含むBiCS10世代は、独立後のSanDiskにとって初の主要な次世代NAND発表となる。

SanDiskは米国時間8月5日の市場取引終了後に、2026年度第4四半期および通期の決算を発表し、米東部時間午後4時30分から電話会議を開催する予定としていた。

発表前のアナリストのコンセンサス予想では、売上高は約83億ドル（約1兆3,114億円、1ドル＝158円換算）で、前年同期比約337%増が見込まれていた。これは経営陣による77億5,000万～82億5,000万ドル（約1兆2,245億～1兆3,035億円）のガイダンスを上回る水準だった。

同社は、それまでの4四半期すべてで自社の四半期ガイダンスを上回っていた。

■注目ポイントQ&A

●キオクシアの332層技術が、Samsungの400層超の技術をビット密度で上回るのはなぜですか？

ビット密度は積層数だけで決まるものではないためです。垂直方向の層数、横方向のセル配置、セルあたりのビット数、周辺回路の配置など、複数の要素によって決まります。

BiCS10 QLCは、332層構造に加え、最適化されたフロアプラン、セルあたり4ビットを保存するQLC、CMOSロジック回路とメモリセルアレイを別々のウェーハで製造するCBAを組み合わせています。

Tom's Hardwareによる比較では、SamsungのBV-NANDは400層超ですが、TLCを採用し、ビット密度は約28 Gb/mm²とされています。これに対し、BiCS10 QLCは37 Gb/mm²超です。層数は比較しやすい目安ですが、それだけでは実際のビット密度を比較できません。

●37 Gb/mm²超は正式に確認された業界最高記録ですか？

キオクシアとSanDiskは、2026年8月4日時点で業界最高水準と説明しています。ただし、これは両社の調査に基づく評価であり、独立した認証機関が認定した記録ではありません。

Tom's Hardwareが示した競合技術との比較でも、BiCS10 QLCの37 Gb/mm²超は最も高い数値となっていますが、比較対象の仕様や測定条件が完全に同一とは限らない点には注意が必要です。

●QLC NANDはAIデータセンター向けとして十分な耐久性がありますか？

読み取り中心のAIワークロードでは、QLCの高密度性を生かせる可能性があります。一方、BiCS10 QLC固有の耐久性仕様は公表されていないため、現時点で十分な耐久性があると断定することはできません。

一般にQLC NANDは、TLCよりもセルあたりに多くのデータを保存できる一方、書き込み耐久性は低くなります。TLCの1,500～3,000回に対し、QLCは通常、セルあたり100～1,000回程度のプログラム／消去サイクルとされます。

AI推論では、モデルの重みなどを一度保存した後、繰り返し読み取る処理が中心になるため、書き込み頻度の高い用途に比べれば、QLCの耐久性が問題になりにくいと考えられます。一方、トランザクションデータベースや仮想デスクトップなど、書き込みの多い環境では慎重な評価が必要です。

キオクシアとSanDiskは、BiCS10 QLCのP/Eサイクル、DWPD、保証期間を公表していません。実際の用途適合性は、製品化後の仕様に基づいて判断する必要があります。

●CBA（CMOS directly Bonded to Array）とは何ですか？また、なぜ重要なのですか？

CBAは、CMOSロジック回路とメモリセルアレイを別々のウェーハ上で製造し、その後、高精度に貼り合わせる製造技術です。

それぞれのウェーハを適した条件で個別に製造できるため、両社は高密度化、高性能化、製造効率の向上が可能になると説明しています。332層構造だけでなく、ロジック回路とメモリアレイを個別に最適化できることが、BiCS10 QLCのビット密度と性能を支える要素になっています。

●4.8 Gb/sという速度は何を意味しますか？

NANDチップとコントローラーなどの間でデータを転送するインターフェース速度を示します。

キオクシアとSanDiskは、Toggle DDR6.0とSeparate Command Addressプロトコルの採用により、QLC方式の3次元フラッシュメモリとして業界で初めて4.8 Gb/sを実現したとしています。

ただし、この値は両社の特定のテスト環境で得られたものであり、使用条件によって異なる可能性があります。また、実際のSSDの速度は、NANDチップだけでなくコントローラー、チャネル数、ファームウェア、インターフェースなどにも左右されます。

●BiCS10 QLCはいつ商用SSDに搭載されますか？

具体的なスケジュールは発表されていません。

BiCS10 TLC版は2026年7月3日に一部顧客向けのサンプル出荷が始まったとされています。一方、QLC技術を採用した第10世代3次元フラッシュメモリ技術は、2026年8月4日にFMS 2026で発表されました。

キオクシアとSanDiskは、QLC版の量産スケジュール、正式なダイ容量、DWPDなどの耐久性仕様を明らかにしていません。キオクシアは、QLC技術を採用した第10世代フラッシュメモリの製品化に向け、開発を加速させるとしています。

SanDiskは、QLC版をAIデータセンターの低頻度アクセス層や大容量ストレージ向けのStargateエンタープライズSSDプラットフォームに投入する方針を示しているとされています。ただし、今回の公式プレスリリースには、Stargateへの搭載時期や具体的な製品計画は記載されていません。

元記事: Kioxia Squeezes 38% More Data Per Chip Than Samsung With 68 Fewer Layers