RISC-VエコシステムがRISC-V Dayで革新的なRISC-Vプロジェクトを紹介

RISC-V会員がRISC-Vベースの製品とソリューションを発表へ

（東京）- （ビジネスワイヤ） -- RISC-V基金：

会場：慶応大学藤原洋記念ホール（日吉キャンパス、協生館、〒223-8526神奈川県横浜市港北区日吉四丁目1番1号）

日時：2018年10月18日（木）8:00～19:00（日本時間）

内容：RISC-V基金が、現在および将来のRISC-Vプロジェクト／実装を念頭に、RISC-V Day Tokyoで世界の会員から新たなプロジェクトや実装例について最新情報を発表してもらいます。本イベントは広くアジアにおけるRISC-Vエコシステムの成長にスポットを当てるものとなります。RISC-V基金の会員企業であるAndes Technology、Esperanto Technologies、Microchip Technology、SiFive、Syntacore、UltraSoCがRISC-V Day Tokyoでプレゼンします。

講演セッションは下記の通りです。

歓迎挨拶 時間：9:15-9:30（日本時間） 講演者：天野英晴、慶応大学 AIチップ国家電子プロジェクトでのオープンソースIPの役割に関する展望 時間：9:30-9:40（日本時間） 講演者：未定 RISC-Vエコシステムを支える技術と立役者たちの紹介 時間：9:40-9:55（日本時間） 講演者：Msyksphinz、FPGA Diary Author RISC-V用フェドラーー現況と計画 時間：9:55-10:10（日本時間） 講演者：Wei Fu、Red Hat RISC-Vアーキテクチャーのアップデート 時間：10:10-10:30（日本時間） 講演者：クレステ・アサノビック、SiFive、UC Berkeley 基調講演：RISC-VとAIと技術革新 時間：10:30-11:00（日本時間） 講演者：デーブ・ディッツェル、Esperanto Technologies セキュリティーとハイパーバイザー：ハイパーバイザーの拡張について 時間：11:30-11:45（日本時間） 講演者：アンドリュー・ウオーターマン、SiFive RISC-Vオープンソース・モデルと仮想プラットフォームおよび商用グレードのシミュレーション技術やツール群の併用 時間：11:45-正午（日本時間） 講演者：田中周三、イーソルトリニティ株式会社 “RISC-V Reader”の日本語訳づくりについて 時間：正午-12:15（日本時間） 講演者：アンドリュー・ウオーターマン（SiFive）、横田英史（日経BPコンサルティング）、川原英哉（SHコンサルティング） 現実世界のシステムレベル・アプローチを受容すること：ARMとRISC-Vを混在させたヘテロジニアスな設計 時間：12:15-12:30（日本時間） 講演者：Gajinder Panesar、UltraSoC 日本の大学研究用シャトルでのMMU+L1+L2 キャッシュ付き64ビットRISC-Vチップの実装 時間：12:30-12:45（日本時間） 講演者：萩原今朝巳、電気通信大学 RISC-Vのアジア太平洋地域におけるマーケティング活動 時間：14:10-14:25（日本時間） 講演者：アレックス・グオ（景略半導体有限公司）、辻岡尚美（SHコンサルティング株式会社） 基調講演：放送とブロードバンドサービスが創る未来とプロセッサーへの期待 時間：14:25-14:45（日本時間） 講演者：大西正芳、NHK放送技術研究所 基調講演：楽天における AI化 時間：14:45-15:15（日本時間） 講演者：茶谷公之、楽天株式会社 エスペラントのET-Maxion高性能アウトオブオーダーRISC-Vプロセッサー 時間：15:45-16:00（日本時間） 講演者：ポリクロニス・ゼカラキス、クリス・チェリオ（Esperanto Technologies） RISC-VでトラストOSを実行するためのTEEと関連技術群 時間：16:00-16:15（日本時間） 講演者：須崎有康、塚本明（産業技術総合研究所、AIST) AIoTのためのRISC-Vソリューションの拡張 時間：16:15-16:30（日本時間） 講演者：チャーリー・スー、Andes Technology Mi-V組み込みエコシステム 時間：16:30-16:45（日本時間） 講演者：クリシュナクマー・ラマムーディ、Microchip Technology RISC-V適合プロセッサーIPのSCRファミリー 時間：16:45-17:00（日本時間） 講演者：アレクサンダー・レッドキン、Syntacore クラウドでシリコンを設計することがもたらす機会と課題 時間：17:25-17:45（日本時間） 講演者：クレステ・アサノビック、UC Berkeley、SiFive クラウドベアのプロセッサーIP製品群の説明 時間：17:45-18:00（日本時間） 講演者：アレクサンダー・コズロフ、CloudBEAR RISC-Vコアコンプレックス用FIPS140-2準拠トラストモジュール 時間：18:00-18:15（日本時間） 講演者：河崎俊平、SHコンサルティング株式会社 RISC-VへのOpenWrtの移植 時間：18:15-18:30（日本時間） 講演者：アレックス・グオ、Jinglue Semiconductor RISC-Vでのビッグエンディアンのパフォーマンスとコスト効率 時間：18:30-18:45（日本時間） 講演者：須崎有康、塚本明（産業技術総合研究所、AIST) RISC-V Day Tokyoの詳細情報についてはhttps://tmt.knect365.com/risc-v-day-tokyo/highlightsを、チケットの予約についてはhttps://tmt.knect365.com/risc-v-day-tokyo/purchase/select-packageをご覧ください。

RISC-Vや会員組織との面談を予約する場合、電子メールでrisc-v@racepointglobal.comまでご連絡ください。RISC-V基金とその無料オープンアーキテクチャー、入会情報の詳細についてはhttps://riscv.orgをご覧ください。

RISC-V基金について

RISC-V（「リスクファイブ」と発音）は無料のオープンISAとして、オープンスタンダードの協業を通じて新時代のプロセッサー革新を実現するものです。2015年設立のRISC-V基金は100以上の会員組織で構成され、エッジでの革新を前進させるソフトウエア／ハードウエアイノベーターのオープンな協業コミュニティーとして初の存在となります。学界が研究の中で生み出したRISC-V ISAは、無料で拡張性のあるソフトウエアおよびハードウエアの新たなレベルの自由度をアーキテクチャー上でもたらすことで、今後50年のコンピューティングのデザインと革新のための道を切り開きます。

RISC-V基金は会員が管理する非営利法人であり、RISC-V ISAの今後の開発の指揮を取り、その採用の促進に当ります。RISC-V基金の会員はRISC-V ISA仕様および関連HW / SWエコシステムの開発に参加して、その成果を利用できます。

本記者発表文の公式バージョンはオリジナル言語版です。翻訳言語版は、読者の便宜を図る目的で提供されたものであり、法的効力を持ちません。翻訳言語版を資料としてご利用になる際には、法的効力を有する唯一のバージョンであるオリジナル言語版と照らし合わせて頂くようお願い致します。





businesswire.comでソースバージョンを見る：https://www.businesswire.com/news/home/20181003005955/ja/

連絡先
Racepoint Global for RISC-V Foundation
Allison DeLeo, +1-415-694-6700
risc-v@racepointglobal.com

プレスリリース情報提供元：ビジネスワイヤ